Page 29 - สถาปัตยกรรมคอมพิวเตอร์และระบบปฏิบัติการ
P. 29
โครงสร้างและการทำ�งานของหน่วยความจำ� 3-19
ตารางที่ 3.1 วิวฒั นาการของแคชในโพรเซสเซอร์ ต่าง ๆ ในอดีต
ปัญหา การแก้ปญั หา โพรเซสเซอร์
หน่วยความจำ�ภายนอกช้ากว่า เพิ่มแคชภายนอกให้มีความเร็วมากกว่า 80386
ซิสเต็มบัส หน่วยความจำ�หลัก
ย้ายแคชภายนอกมาไว้บนชิพ (chip) และ 80486
การเพิ่มความเร็วโพรเซสเซอร์มีผลทำ�ให้ ให้มีความเร็วเท่าโพรเซสเซอร์
เกิดคอขวด (bottleneck) ในบัสสำ�หรับ 80486
การทำ�งานของแคชภายนอก เพิ่ม L2 แคชภายนอกโดยให้มีความเร็ว
มากกว่าหน่วยความจำ�หลัก เพนเทียม (pentium)
แคชภายในชิพมีขนาดเล็ก แยกแคชออกเป็น แคชเก็บข้อมูล (data
cache) และแคชเก็บคำ�สั่ง (instruction เพนเทียมโปร (Pentium
เกิดความขัดแย้งขึ้นเมื่อทั้งหน่วยป้อน cache) pro)
คำ�สั่งและหน่วยประมวลผลต้องการเข้าถึง สร้างบัสภายในแยกต่างหากให้มีความเร็ว
แคชพร้อมกัน มากกว่าบัสภายนอกสำ�หรับการทำ�งานของ เพนเทียม II (Pentium II)
L2 แคช เพนเทียม III (Pentium
การเพิ่มความเร็วโพรเซสเซอร์มีผลทำ�ให้ ย้าย L2 แคชไว้บนโพรเซสเซอร์ชิพ III)
เกิดคอขวดในบัสสำ�หรับการทำ�งานของ เพิ่ม L3 แคช ภายนอก เพนเทียม 4 (Pentium 4)
L2 แคช ภายนอก
ย้าย L3 แคช ไว้บนโพรเซสเซอร์ชิพ
บางแอพพลิเคชัน (application) ใช้ฐาน
ข้อมูล (database) ขนาดใหญ่ ต้องการ
กระจายส่งผ่านข้อมูลจำ�นวนมากทำ�ให้
แคชในไมโครโพรเซสเซอร์ชิพไม่เพียงพอ
ในไมโครโพรเซสเซอร์ 80386 จะไม่มีแคชรวมอยู่บนชิพ (chip) ในไมโครโพรเซสเซอร์ 80486 จะมีแคช
รวมอยู่บนชิพ (chip) จำ�นวน 1 ตัว มีขนาดความจุ 8 กิโลไบต์ (kbyte) โดยมีไลน์ (line) ขนาด 16 ไบต์ และใน
ไมโครโพรเซสเซอร์ เพนเทียม (pentium) ทุกรุ่นจะมีชิพ (chip) L1 แคช จำ�นวน 2 ชุด ชุดแรกสำ�หรับเก็บข้อมูล
(data) และอีกชุดสำ�หรับเก็บคำ�สั่ง (instruction) ส่วนไมโครโพรเซสเซอร์ เพนเทียม 4 (Pentium 4) จะมี L1 ดาต้า
แคช (L1 data cache) ขนาด 16 กิโลไบต์ (kbyte) โดยมีไลน์ (line) ขนาด 64 ไบต์และมี L1 อินสตักชั่นแคช
(L1 instruction cache) ขนาด 12 กิโลไมโครโอเปอเรชัน (kilo micro-operations: k mops) ในเพนเทียม II
(Pentium II) ก็เช่นกันจะประกอบด้วย L1 แคช จำ�นวน 2 ชุด และ L2 แคช โดยมีไลน์ขนาด 128 ไบต์ ส่วน L3
แคชจะถูกใส่มาใน เพนเทียม III และพัฒนาอยู่บนชิพที่มีความเร็วขึ้นใน เพนเทียม 4
